科技的进步与发展使每一个人都受益，现在的产品越来越先进，功能也越来越多，为了满足产品的需求，一些生产厂家开始使用成本比较高的差分石英晶体振荡器。7050mm，5032mm和3225mm封装的差分贴片晶振比较受欢迎，目前因技术受限，难以更小型化，但按照现在的技术进程，也许用不了几年，差分晶振也可以实现小体积。下面是亿金电子提供的晶体振荡器输出信号类型，以及终止的方法方案。

CMOS，HCMOS，LVCMOS，正弦波，削波正弦波，TTL，PECL，LVPECL，LVDS，CML......石英晶体振荡器和频率控制设备有各种不同的输出缓冲类型，每种类型都有自己的优点和缺点。这个目的应用说明是提供每种类型的一些背景知识，并提供有关终止设备的一些方法的建议有这样的输出。

图1.由许多常见输出类型跨越的近似电压范围

单端输出系列：

Sinewave和ClippedSinewave正弦波输出是晶体振荡器电路的“自然”输出，通常它们代表最大光谱水平人们可以期待振荡器的纯度。根据定义，纯正弦波仅具有单个或基本频率-和在理想的情况下，没有谐波存在。没有与正弦波输出相关的“标准”输出电平其他输出类型的情况，仅由幅度定义（对于给定频率）正弦输入的波形，通常表示为以dBm为单位的输出功率。正弦波输出用于驱动50欧姆阻抗负载，PC走线应该也可设计为50欧姆阻抗。大多数逻辑输出源是从正弦波或限幅正弦波源得到的降低相位噪声性能-正弦波输出是要求低相位噪声应用的理想选择。

通过限制正弦波输出形成截断的正弦波，以最大和最小程度“平移”波。以这种方式限制正弦波会引入额外的谐波，降低波形的频谱纯度，但可以提供意味着利用不能承受大幅度全摆幅的系统中的快速上升沿和下降沿正弦波。削波的正弦波器件比全数字逻辑输出消耗更少的功率，因此在TCXO中很受欢迎设计中，CMOS级的额外功耗会影响IC中的热梯度。修剪正弦波TCXO晶振用于驱动10pF，10K负载。

需要正确理解信号类型和终端:

印刷电路板迹线的行为类似于可以过滤时钟信号的传输线，可以衰减和扭曲时钟信号当它沿着迹线的长度移动时。更高频率的时钟信号更容易受到衰减，失真和噪声的影响，然而，以更高的压摆率来改善抖动时钟边沿是首选，这对实现时钟解决方案带来了挑战。

要正确实现高质量时钟源，应考虑以下因素：

•将时钟源彼此隔离

•优化正确的接地和电源滤波

•对时钟信号使用短PCB走线

•将要设备的设备尽可能靠近时钟放置

•确保为您的应用选择了正确的时钟输出类型。

•确保正确端接输出驱动器并采用阻抗匹配技术。

最后两点是应用笔记的主题。当迹线不正确时会发生反射和衰减终止。反射会增加抖动，而衰减会进一步降低时钟波形和整体性能。保持信号完整性对于实现低相位噪声有源晶体振荡器的性能至关重要。

CMOS，HCMOS和LVCMOS：

CMOS是Complementary Metal Oxide Semiconductor的首字母缩写，这意味着已经构建了器件（缓冲器）p沟道和n沟道晶体管的结构。

图2.终止CMOS驱动器的最常用方法，适用于短走线长度

CMOS晶振信号分布在具有50欧姆阻抗迹线的背板上，进入一个或多个高阻抗接收器。因此，存在阻抗不匹配。有办法处理这种阻抗匹配，但在此与继承之间“轨到轨”摆幅限制，CMOS输出适用于较低频率的时钟源（低于200MHz）和较短的走线长度（小于最高谐波频率波长的1/4）不易受阻抗匹配影响的问题。对于较低频率和较短迹线，可以使用时钟输出和接收器输入之间的直接连接。但在大多数情况下，将使用低值，例如20-50欧姆的串联电阻，这在减少反射和维持方面非常有效信号完整性。参见图2.阻抗匹配的其他方法如图3和图4所示，但这些方法增加了功率消费。

图3和4.终止CMOS的替代方法

HCMOS代表高速CMOS，是原始CMOS的高速变体-通常是HCMOS和CMOS可在振荡器世界中互换。LVCMOS代表低压CMOS，顾名思义它是低压级CMOSACMOS代表“高级CMOS”。由于这些首字母缩略词经常互换使用，Vectron晶振建议指定一个振荡器，使用上升/下降时间，输出驱动或负载要求和Voh/Vol，而不是定义要求术语CMOS，HCMOS，ACMOS，LVCMOS等。

晶体管到晶体管逻辑（TTL）曾经是最常见的I/O标准之一。TTL采用+5V或3.3V电源供电，与CMOS相比，传输速度更高，最高可达100MHz。自动力以来它也更受欢迎消耗并没有随着输出频率的增加而急剧变化。TTL输出也可以使用方法处理描述了CMOS信号。在1980年代，CMOS器件变得越来越流行，特别是对于大规模集成因为它们具有低（零）静态电流，良好的抗噪性，改善的上升/下降时间和较低的制造成本。CMOS已取代TTL成为低频时钟IC的首选。

CMOS和TTL的主要优点是低功耗，更高的输出摆幅和相对低成本的实现在硅中。但是，差分信号用于更高的频率。

差分逻辑系列：

单端信号传输技术易受噪声影响。这可以通过增加电压来克服，但是这样由于电压摆动，增加了功耗并导致更低的速度。单端传输线也趋向于衰减信号;再次，这可以通过增加传输电压来克服。差分晶振缓冲区克服这些通过为发送的每个比特发送一对互补信号（极性相反）的困难。接收器检测到差异在两个信号之间以及两个信号共有的任何噪声都被拒绝。差分传输技术受到影响线路衰减较少，因为它们具有更强的抗噪性，因此非常适合以更高的数据速率进行传输超过更长的线路长度。

ECL（单端或差分）：

发射极耦合逻辑（ECL）作为TTL逻辑的替代方案被引入，因为它更适合高速数据传输。发射极耦合逻辑电路使用晶体管来控制通过门的电流，从而计算逻辑功能。由于晶体管始终处于有源区，因此它们可以非常快速地改变状态，因此ECL电路可以在非常高的电压下工作速度。ECL有两个缺点。首先，ECL需要相对较高的电流才能运行。其次，ECL依赖于否定供电运行。当与基于正供电的设备接口时，这可能会导致问题系统。但参考地面，可以提供噪音优势。

PECL和LVPECL：

LVPECL和PECL都是20世纪60年代首次引入的旧ECL技术的分支。PECL代表PositiveEmitter耦合逻辑，因为它工作在正电压，如5,3.3V或2.5V。PECL逻辑输出通常用于高速时钟分配电路。作为差分传输方案，PECL具有高抗噪性和抗干扰能力的优点在较长的线路长度上驱动高数据速率。PECL的另一个优点是由于电压较大而具有良好的抖动性能摇摆。缺点包括由于需要5V电源而导致功耗大（与单端电源相比）外部直流偏置。

低压PECL（LVPECL）是指设计用于3.3V或2.5V电源的PECL电路，电源电压与低压CMOS器件。LVPECL构成了许多协议的基础，包括千兆以太网和光纤通道。该LVPECL电气规范类似于LVDS晶振，但工作时具有更大的差分电压摆幅。LVPECL倾向于一点点由于其ECL起源和更大的摆动，其功率效率低于LVDS，但它也可以在高达10Gbps的频率下工作因为它的ECL特性。

LVPECL输出电流通常为15mA，这来自开路发射极。这需要终止电阻负载产生电压。LVPECL的目的是使用50欧姆的阻抗迹线和50欧姆的等效负载。这个通常使用图5实现，另一种方案如图6所示。为获得最佳性能，输出应该如此使用相同的方法同样终止-未使用的输出永远不应悬空。也是差分接收器不同的制造商可以有不同的输入容差（同时仍然围绕一个共同的标准）。做一些关于接收器要求的功课也可以帮助优化您正在寻找的信号的传输终止。

图5.LVPECL终止的最常见方法

图6.另一种LVPECL终端方案

CML：

电流模式逻辑（CML）输出提供与LVPECL类似的性能，但不需要外部偏置，因此CML是一个当需要LVPECL类型输出但功耗是一个问题时的选项。因此，CML输出需要交流耦合它们无法提供足够的电流来偏置其他设备。

LVDS：

LVDS代表低压差分信号，类似于LVPECL是电流输出，但输出电流与LVPECL相比，其功耗为4mA，功耗更低。LVDS压电水晶振荡子输出具有100欧姆的输出阻抗意味着驱动100欧姆负载或电阻，这导致更小的电压摆幅通常约为350mV。

与CMOS和TTL相比，LVDS可降低噪声敏感度，降低EMI辐射。LVDS的缺点是与PECL相比，其抖动性能降低;然而，正在取得进展，将其置于一个公平的竞争环境中LVPECL。

LVDS用于高速数据传输应用，特别是背板收发器或时钟分配。LVDS运营于数据速率高达3.125Gbps。对于更高的数据速率，需要诸如HCSL，CML或LVPECL的输出。实现这些非常高数据速率需要非常快速，尖锐的速率，通常信号摆幅约为800mV。因为这个HCSL，CML和LVPECL通常需要比LVDS更多的功率。

LVDS通常选择用于较新的设计，因为它易于在CMOSIC中实现，并且易于使用系统级别。当连接到LVDS输入时，LVDS输出无需外部偏置和单个100欧姆端接电阻，见图7。在100欧姆负载之后，LVDS信号可能需要或可能不需要交流耦合-总是最好理解接收者的输入结构要求。

图7.终止LVDS。通常接收器包括片上终端，并且不需要额外的100欧姆电阻器。

HCSL：

高速电流转向逻辑（HCSL）输出可在PCIExpress应用和Intel芯片组中找到。HCSL是一种较新的差分输出标准，类似于LVPECL有源差分晶体振荡器，其15mA电流源来自开放发射极或源极。存在如图8所示，它们需要外部50欧姆电阻接地，没有端接漏极，HCSL是高阻抗输出具有快速开关时间，可以有利地使用10至30欧姆串联电阻，如图9所示，以帮助减少过冲/振铃。HCSL提供最快的开关速度，LVDS和LVPECL之间的功耗和相位噪声性能与替代技术相当。一如既往，最好的做法是了解接收器输入结构体。

图8.单电阻器端接方案

图9.在某些情况下，使用10-30欧姆串联电阻来帮助减少过冲。

效益/权衡：

抖动：

LVPECL可以提供最佳的抖动性能，其次是LVDS，然后是CMOS;但CMOS通常可以提供更好的相位噪声虽然上升和下降时间更慢，但在某些情况下会导致抖动降低。

功率：

为获得最佳功耗，请使用CMOS或LVDS。LVPECL速度更快但功耗更大。

速度：

HCSL和LVPECL速度更快但可以消耗更多功率。LVDS比CMOS快。

单端与差分：

差分信号可抵抗单端的共模噪声技术易受影响，并且EMI问题较少。此外，差分信号具有更好的上升和下降时间。然而，正弦波通常提供最好的相位噪声，然后是CMOS然后差分。

便于使用：

LVPECL需要外部电阻器用于发送器和接收器端的端接。LVDS只需要单个接收器上的电阻器。

差分石英晶振的主要输出方式仍然是LVDS，LV-PECL，HCSL这几种，市场上常见的是前面两种，而且频率范围一般都比较广泛，大大满足不同产品的需求。因为输出的信号彼此相位是完全相反的，因此差分晶振的稳定性比较高，拥有抗干扰和电磁波的功能，可以应用到飞机轮船通讯系统，人造卫星，导航定位，雷达系统等产品身上。