全球咨询热线
手机端
常见有源晶体振荡器的输出逻辑具体包含哪些,应如何选择应用
常见有源晶体振荡器的输出逻辑具体包含哪些,应如何选择应用
输出逻辑是有源晶振特有的性能,这是描述石英晶体振荡器频率输出信号以什么样方式呈现的参数;从根本上来看的话,振荡器的输出逻辑最主要是单端输出和差分输出以及正玄波一类,在这每种之下又可再次进行划分;那么这么多的输出逻辑,我们到底应该怎么选择应用呢?
我们常用的输出逻辑有CMOS,HCMOS,LVCMOS以及差分输出里面的LVDS输出和正玄波、削顶正玄波,CMOS,HCMOS,LVCMOS这几种输出方式是单端输出里的,信号波形呈现方波形状,所以又称之为方波;而LVDS这种输出方式是以往是在差分晶振上应用的,不过随着技术的发展,如今在SPXO晶振也能够输出这样的差分型号;下面我们就这几个常用输出方式进行对比讲解.
CMOS,HCMOS和LVCMOS都属于互补金属氧化物半导体类别.它们是最适合低频时钟(通常低于250MHz)的方波数字输出.这允许在时钟输出和芯片输入之间直接连接.在大多数情况下,可以使用低值串联电阻器来有效减少信号反馈并保持可靠的信号完整性.还有一些高速和低压选项可能更适合您的特定需求.这三种输出逻辑虽然驱动功率比较大,但是有一个致命的缺点那就是谐波分量较多,产生的相位噪声比较大,对晶振频率信号稳定的影响也非常大.
LVDS又称为低压差分信号,LVDS类似于LVPECL输出,但是LVDS的功耗较低,并且电压摆幅较小.LVDS差分晶振通常用于满足时钟分配或背板收发器等高速数据传输需求.为了获得更高的数据速率,通常首选HCSL,CML或LVPECL,但与LVDS相比,其功耗更高.其他好处包括降低了对噪声的敏感性,并且易于在CMOSIC中实现.LVDS的缺点是与PECL相比,其抖动性能降低,但是正在寻求新技术以实现与LVPECL相同水平的抖动性能.
差分输出提供相位相差180°的双路输出信号线,这对信号有诸多好处,比如可以更好的上调和下调时间,再比如具备出色的抖动和相位噪声性能,并且拥有改进过后的共模噪声抑制,还能够帮助减少电磁和射频干扰.
最后就是正玄波和削顶正玄波输出逻辑了,这种方式是信号输出的理想状态,所以它自身所产生的谐波分量非常小,不似差分信号那般是通过两个信号正交消除谐波分量那般;但是它有一个致命的缺点就是驱动功率非常小.
正弦波-是晶体或振荡器电路的标准或”自然”信号输出.它由一个基本正弦频率输出组成.线性正弦波输出在所有输出中提供最佳的相位噪声性能.这些非常适合需要高质量输出信号的应用.削波正弦波-正弦波输出受到控制,因此不会达到其最大高电平或低电平.这样,您将创建一个方波输出,而不会牺牲任何所需的相位噪声性能.
由此,可得出一个结论,如果需要一个高质量的输出信号,那就选用正玄波这种输出方式;如果为了易于使用和方便的话可选用LVDS;想要获取高频(150M以上)及达到低功耗效果的话可选LVDS和CMOS输出,同时还能使得晶振产品的抖动性能达到最佳.
亿金公众号
亿金微信号
