在本文中，我们将探讨传统方法的局限性，并介绍一种新的实用方法，该方法有望提高系统性能并简化 SerDes 应用的 refclk 选择。
自 1992 年成立以来，用于分析 refclk 抖动的传统 12 kHz 至 20 MHz 滤波器一直是评估定时元件的基石。这种方法最初是为了支持 SONET OC-48 的 2.488 Gbps 数据速率而开发的，它在指定频率范围内对 refclk 相位噪声进行积分，以量化相位抖动。多年来，这种方法为行业提供了良好的服务，确保了各种应用程序的兼容性和性能。
然而，自 1992 年以来，高速数据通信的格局发生了翻天覆地的变化。现代系统以更高的数据速率运行，抖动预算也变得越来越严格。12 kHz 至 20 MHz 滤波器的一刀切方法已不足以满足当今高速 SerDes 应用的多样化和特定要求。
传统 Refclk 抖动分析方法的局限性
传统方法存在几个关键问题：
1、不正确的滤波器转折频率：12 kHz 至 20 MHz 滤波器并非普遍适用。不同的应用具有不同的抖动滤波器要求，使用通用滤波器可能会导致相位抖动预算不准确。2、不切实际的砖墙过滤器：真正的系统不使用砖墙过滤器。相反，它们具有具有逐渐滚降的滤波器，这大大导致了系统的总抖动。
3、忽略 Aliased Phase Noise： 传统分析忽略了混叠相位噪声，这是实际系统中的一个重要因素。这种遗漏会导致严重低估实际观察到的实际相位抖动。
4、重大错误：鉴于现代系统具有更严格的抖动裕量和更高的数据速率，即使是抖动测量中的微小误差（大约几十飞秒）也会对当今的性能产生重大影响。
一种过滤相位抖动的新方法
为了解决传统方法的缺点，我们提出了一种更有意义的相位抖动滤波器方法。这种方法是在 PCI-SIG Electrical Workgroup 中开发的，涉及使用相关的特定于应用的抖动滤波器并考虑相位噪声混叠。
1、测量相位噪声： 使用相位噪声分析仪，如Keysight E5052B或Rhode & Schwarz FSWP，来测量refclk的相位噪声。避免使用频谱分析仪或示波器进行此测量，因为它们会引入明显的仪器噪声。例如，频谱分析仪无法将幅度噪声与相位噪声分开，这可能导致对抖动的乐观或悲观估计，具体取决于信号的转换速率和其他因素。
2、扩展相位噪声数据：将测得的相位噪声数据 flat 扩展到 clock 频率的 third harmonic。此步骤考虑了当 refclk 由 SerDes 的发射锁相环 （PLL） 中的 phase detector 采样时，实际系统中发生的相位噪声混叠。
3、应用系统筛选器： 将系统的抖动传递函数（包括适当的滤波器滚降）应用于相位噪声数据（包括扩展区域）。这准确地模拟了系统观察到的相位噪声。4、积分相位噪声：对偏移频率范围内的滤波相位噪声进行积分，以得出相位抖动值。这种积分应该至少从滤波器转折频率之外的一个数量级开始。使用 SiTime Studio 等免费软件来自动化此集成。
在数据表中指定相位抖动时，我们建议时钟和定时行业从传统的 12 kHz-20 MHz 砖墙滤波器过渡到更有意义的 4-16A 滤波器。这里，4-16A 是指 4 MHz RX 时钟数据恢复 （CDR） 带宽和 16 MHz TX PLL 带宽，两者都具有一阶滚降 （-20 dB/dec），并在抖动计算中包括混叠 （“A”）。当未指定应用程序时，此方法为现代 SerDes 应用程序提供抖动性能的保守估计。或者，当指定应用程序时，应始终应用适当的特定于应用程序的过滤器。
Refclk 抖动分析新方法的优势
在 clock 和 timing datasheet 中采用 4-16A 方法将带来几个主要优势：
1、优化的系统性能： 通过使用准确反映真实系统行为的方法，设计人员可以选择真正增强系统性能的 refclk 源。
2、降低复杂性： 清晰一致的 refclk 抖动规范简化了设计人员的选择过程，降低了选择次优元件的风险。
3、面向未来： 随着数据速率的不断提高，4-16A 方法变得更加重要，为下一代系统提供精确的抖动测量。
用于 refclk 抖动分析的传统 12 kHz 至 20 MHz 砖墙滤波器方法虽然具有重要历史意义，但已不再满足现代高速 SerDes 应用的需求。所提出的 4-16A 相位抖动滤波器方法提供了一种实用、准确且特定于应用的替代方案，符合当前的行业需求。
通过采用这种新方法， clock and timing 行业可以促进最佳链路性能和简化 refclk 选择。现在是该行业采用一种方法向前发展的时候了，该方法应反映高速数据通信的现实情况，并为持续创新和性能改进铺平道路。
SMI晶振,86M0368 -16,86SMX进口晶振,6G相关设备晶振
日本SMI晶体,53SMX石英晶振,53M320-16,6G基站晶振