Vishay晶振冲击水平和破碎的晶体导致的故障,需要5.0V时钟

晶体的厚度决定了频率。对于0.001"(0.0254mm)厚的AT切割晶体，大约是63MHz基模谐振器。如果厚度加倍，则谐振频率将为0.5*63MHz或31.5MHz。

8MHz晶体的厚度为0.0078"(0.200mm)。4MHz晶体的厚度为0.0157"(0.400mm)。

遇到两个限制特定尺寸封装的最低频率的条件：

1)简单的条件，较新的薄型陶瓷LCC封装将不接受较厚的晶体。根据封装的不同，频率下限范围从8MHz到12MHz甚至更低。

2)请记住，石英晶体是一种振动机械装置。对于最佳设计，那些具有较低ESR(CI)和无扰动（导致频率跳跃的不希望的振动模式）的设计，振动区域旨在位于晶体的中心区域。

当晶体频率较低且晶体较厚时，振动区域与边缘的机械耦合程度更高。在这种情况下，扰动（不需要的共振）变得难以控制，几乎不可能控制。解决方法是对水晶进行斜切或轮廓处理（使水晶看起来更像放大镜凹形）。边缘的这种变薄将振动区域限制在晶体中心并允许控制扰动。

不幸的是，限制振动区域会显着增加ESR。例如在12MHz：

SM13T5x7mm晶体ESR最大值为50欧姆

SM11T3.2x5mm晶体ESR最大值为80欧姆

对于这个例子，低于12MHz的SM11T是不实用的，因为ESR变得非常大。

5VCMOS时钟振荡器的可用性正在下降。这是使用现成的3.3V时钟振荡器的解决方案。

Pletronics晶振SM33xxT、SM44xxT、SM55xxT、SM77xxH和SM77xxD系列3.3V振荡器可与该电路配合使用，以满足对5.0V时钟石英晶体振荡器的需求。产生的信号特性将等于或优于旧的5V时钟振荡器。

Pletronics Inc.致力于按时提供最高质量的设备以满足客户的要求。在过去的一年中，市场状况导致陶瓷封装供应商的交货时间增加。为了继续响应我们客户的需求，Pletronics Inc.希望在Pletronics产品系列中增加一种陶瓷封装类型。

当前的陶瓷封装和提议的添加都由同一家公司制造。制造地点、组装材料、镀层厚度和成分保持不变。更改主要涉及封装中走线的位置和布线。

加载

此参数适用于负载或并联谐振振荡器电路中使用的晶体。Cload是在频率校准期间使用的电容值，以pf为单位。例如18PF

ESR（等效串联电阻）：

该电阻代表晶体在其谐振频率下的等效阻抗，以欧姆为单位。例如最大50欧姆

泛音：

晶体在其基频和高于基频的奇次谐波处具有尖锐的谐振峰。设计用于这些谐波之一的晶体称为泛音晶体。在更高的振荡器频率下，泛音设计通过使用更厚且更容易制造的晶体元件来降低成本。

今天使用的大多数晶体是基本的或第三泛音。例如基金

校准公差：

这是25°C时与标称频率的最大偏差。校准容差以百万分率(ppm)为单位指定。例如±30ppm

稳定：稳定性是在以25°C为参考的指定工作温度范围内晶体频率的最大偏差。与校准容差一样，稳定性以ppm为单位指定。校准容差和稳定性的综合影响在工作温度范围内是相加的。例如±50ppm